Tutorial για Verilog HDL

Verilog HDL είναι μια σημαντική γλώσσα περιγραφής υλικού ( HDL ) που χρησιμοποιείται από τους επαγγελματίες σχεδιασμό του υλικού , ιδιαίτερα στον κλάδο των ημιαγωγών και ηλεκτρονικών σχεδιασμό . Εισήχθη το 1985 από Πύλη Σχεδιασμός Συστήματος Corporation . Verilog HDL επιτρέπει στους σχεδιαστές να αναπτύξουν σχέδια με ένα υψηλό επίπεδο αφαίρεσης στο σχεδιασμό , τον έλεγχο και την εφαρμογή της ψηφιακής λογικής μάρκες . Η γνώση της γλώσσας προγραμματισμού C είναι χρήσιμη για την εκμάθηση Verilog HDL . Τα πράγματα που θα χρειαστείτε
Υπολογιστών
Xilinx ISE
Η Εμφάνιση Περισσότερες οδηγίες
Η 1

ξεκινήσετε ένα νέο έργο . Ανοίξτε Xilinx ISE και κάντε κλικ στο μενού "Αρχείο" , επιλέγοντας "New Project ". Κάτω από το όνομα του έργου , επιλέξτε " Full_Adder " και επιλέξτε το " HDL για το Top - Level " τύπος πηγής . 2

Επιλέξτε τις ρυθμίσεις . Η ρύθμισή σας θα εξαρτηθεί από το ποια συστήματα τρέχετε . Εισάγετε τις κατάλληλες ρυθμίσεις για την οικογένεια, συσκευής και πακέτο . Για παράδειγμα , αν τρέχετε ένα Xilinx Spartan 3 , εσείς θα επιλέξετε Spartan3 , XC3S200 και FT256 , αντίστοιχα . Για Synthesis Tool , επιλέξτε XST ( VHDL /Verilog ) ? Simulator , ISE Simulator ( VHDL /Verilog ) ? . Και Γλώσσα προτίμησης , Verilog
εικόνων 3

δημιουργήσει μια νέα πηγή . Κάντε κλικ στο κουμπί "Next " μέχρι να φτάσετε στο " Δημιουργία νέου αρχείου προέλευσης " και στη συνέχεια κάντε κλικ στο " New Source " και επιλέξτε " Verilog ενότητα . " Υποδείξτε το " Half_Adder » και συνεχίστε να κάνετε κλικ στο "Next" μέχρι το κουμπί " Finish " έρχεται ? Κάντε κλικ σε αυτό . Η μονάδα πρέπει να εμφανίζονται τώρα .
Η 4

Εκτέλεσε την μονάδα . Δηλώνουν εισόδους και εξόδους σας για τις ενότητες που χρησιμοποιούν αρχέτυπα . Μια μισή αθροιστή πρέπει να αποτελείται από δύο εισόδους 1 - bit και δυο εξόδους 1 -bit , τα οποία είναι συνδεδεμένα με 1 XOR και 1 πύλη ΚΑΙ . Δεξί κλικ στο " Synthesize » και θα εμφανιστεί ένα παράθυρο με το μενού . Επιλέξτε " Run". Το πρόγραμμα θα τρέχει μέσα από τη διαδικασία και , μόλις γίνει αυτό, θα πρέπει να εμφανιστεί ένα μήνυμα που Σύνθεση σας ολοκληρώθηκε με επιτυχία .
5

Εμφάνιση του υλικού . Σύμφωνα Σύνθεση , κάντε διπλό κλικ στο " View RTL " ανεβάζει το συνολικό διάγραμμα του υλικού . Κάντε διπλό κλικ στο μπλοκ για να εμφανιστεί το σχηματικό του κυκλώματος και ελέγξτε ότι είναι όπως έχει προγραμματιστεί .
Η
εικόνων